naf-st.ru naf-st.ru naf-st.ru naf-st.ru
 
Поиск по сайту
 

Типовые интерфейсы микропроцессорных систем


репетитор,гдз,преподователь,учитель
Структура устройства сопряжения с объектом управления К содержанию Архитектура однокристального микропроцессора К580ВМ80А
Page copy protected against web site content infringement by Copyscape

Любой микроконтроллер предназначен для выполнения полезных функций по управлению или контролю физическими параметрами конкретных объектов управления. Функции управления или контроля сводятся к обработке и последующему использованию цифровой двоичной информации, поступающей от объектов управления по линиям связи от различных устройств сопряжения МК с объектом. В качестве таких устройств могут быть датчики различных аналоговых физических параметров и связанные с ними нормирующие преобразователи электрических сигналов, аналого-цифровые преобразователи, датчики цифровой информации и др. Со стороны вывода информации МК взаимодействует с цифровыми индикаторами, исполнительными механизмами, дисплеями, цифропечатающими устройствами и другими средствами запоминания, хранения и использования результатов обработки информации.

Соединение всего многообразия внешних устройств с шинами МК осуществляется с помощью интерфейсов, которые следует понимать как унифицированное средство объединения различных устройств в единую систему. Любой интерфейс должен обеспечить решение следующих двух задач.

Во-первых, интерфейс в своей аппаратной части должен обеспечить электрическое соединение различных внешних устройств с различными электрическими и конструктивными параметрами, с единой системой шин конкретного микроконтроллера. При этом должны быть учтены такие параметры, как количество линий связи, уровни и мощности электрических сигналов, длина и помехозащищенность линий связи.

Во-вторых, интерфейс должен обеспечить гибкое программное управление всеми подключенными внешними устройствами. В этой части интерфейс должен обеспечить не только работоспособность ВУ, но и согласование по быстродействию различных ВУ и центрального МП.

Таким образом, под интерфейсом следует понимать унифицированное программно-аппаратное устройство, предназначенное для организации обмена информацией между микропроцессором и внешними устройствами, объединенными в единую систему.

По своему назначению интерфейсы бывают внутренними и внешними. Внутренний интерфейс объединяет БИС микропроцессора, модули памяти и средства управления вводом-выводом. Внешний интерфейс обеспечивает сопряжение информационных шин МК с внешними устройствами.

В практике создания микропроцессорных систем управления используются два типа системного интерфейса: интерфейс с изолированными шинами и интерфейс с совмещенными шинами.

Интерфейс с изолированными (адресными) шинами. Отличительной особенностью этого интерфейса является раздельная адресация памяти и внешних устройств. Так, при адресации памяти в системах, построенных на базе МП КР580 (рис. 1), используются вся 16-разрядная шина адреса и управляющие сигналы ЧТ.ЗУ и ЗП.ЗУ, формируемые системным контроллером СК. При этом для обмена данными между МП и памятью используется значительное количество команд микропроцессора.

Для адресации же внешних устройств используются только 8 разрядов шины адреса и сигналы управления ЧТ.ВУ и ЗП.ВУ. Для обмена данными между МП и ВУ используются только две специальные команды IN ADR — ввод данных и OUT ADR — вывод данных, реализующие обмен данными только через аккумулятор МП.


Интерфейс с изолированными шинами

Рис. 1 - Интерфейс с изолированными шинами

Такая процедура обмена снижает общую производительность системы, так как для обмена данными между ВУ и памятью потребуется дополнительно использовать несколько команд, обеспечивающих сохранность содержимого аккумулятора до начала обмена с ВУ и восстановление ее после обмена.

Единственное достоинство интерфейса с раздельными шинами является использование всей шины адреса для адресации памяти, что позволяет построить модуль памяти максимального объема. Напомним, что 16-разрядная шина адреса позволяет адресовать 64 К ячеек памяти.

Интерфейс с совмещенными адресными шинами. Интерфейс этого типа позволяет использовать всю шину адреса как для адресации памяти, так и для адресации внешних устройств. Для краткости его называют интерфейсом с общей шиной. Очевидным достоинством интерфейса с общей шиной является возможность использования при обмене данными между ВУ и МП всех команд, используемых для обмена с памятью. Возможна и модификация интерфейса с общей шиной, когда один разряд шины адреса (например, старший разряд А15) используется для разделения обращения к памяти или к ВУ (рис. 2).

Формирование управляющих сигналов для обращения к ВУ возможно с использованием сигналов ПМ и ВД микропроцессора и разряда А15 шины адреса. Главным достоинством интерфейса с общей шиной является возможность расширения набора команд для обращения к ВУ, что позволяет повысить производительность систем за счет сокращения требуемых для обмена команд программы.


Интерфейс с общей шиной

Рис. 2 - Интерфейс с общей шиной

Нетрудно заметить, что интерфейс с общей шиной позволяет увеличить количество адресуемых ВУ, но сокращает объем прямоадресуемой памяти. Однако этот недостаток интерфейса можно преодолеть за счет некоторого усложнения дешифрирующих схем и организации, например, страничной адресации, часто используемой в макро- и микро-ЭВМ.

Структура интерфейса МК

Несмотря на функциональное различие, внутренние интерфейсы используют один и тот же прием выбора адресуемого устройства - декодирование адресного кода. На рис. 3 изображена совмещенная функциональная схема внутреннего (для обращения к памяти) и внешнего (для обращения к ВУ) интерфейсов. В обоих случаях дешифратор используется для одинаковой цели - декодировать адресный код на его входе и с помощью активного уровня выходного сигнала обеспечить выбор адресуемого устройства. Различие схем дешифрации определяется разрядностью шины адреса, принципиальной схемой дешифратора и, конечно, адресом устройства.

Объем блока памяти определяется разрядностью его микросхем. Так, если для адресации ячеек памяти требуется К разрядов, то 16-К разрядов 16-разрядной шины адреса могут быть использованы для адресации различных блоков памяти системы. Чаще всего для этой цели используются старшие разряды шины адреса. Выходные сигналы дешифратора подаются на вывод ВК (выбор кристалла) микросхемы памяти.

Структура внешнего интерфейса имеет некоторые отличия. Кроме дешифратора ДШ, интерфейс содержит буферные регистры БР для временного хранения данных. Буферные регистры служат в качестве "ворот", через которые осуществляется обмен данными между МП и ВУ, часто называются портами ввода-вывода. Для организации порта вывода необходим управляющий сигнал, определяющий номер (или адрес) порта, а также системный управляющий сигнал, определяющий направление передачи информации.


Структура интерфейса МК

Рис. 3 - Структура интерфейса МК

Как показано на рис. 3, на вход буферных регистров поступает управляющий сигнал ЧТ.ВУ, что определяет порт 1 и порт 2 как порты ввода. Напротив, порт 3 и порт 4 являются портами вывода, так как на входе их буферных регистров БРЗ и БР4 подключен управляющий сигнал ЗП.ЗУ. Разрядность буферных регистров может быть согласована с разрядностью шины данных, но может и отличаться от нее. В последнем случае при вводе данных в МП через шину данных программными средствами необходимо очистить неиспользованные разряды.

Если разрядность выходного кода ВУ больше разрядности шины данных, то для формирования слова данных, поступающего из ВУ, также необходимо использовать несколько дополнительных команд.

Заметим, что наряду с главной функцией буферного регистра — временное хранение данных — он одновременно используется и как усилитель мощности, что упрощает согласование шины данных МК с низкоомным выходом внешнего устройства. В некоторых случаях порты ввода-вывода могут не содержать буферных регистров. Тогда они строятся на основе шинных формирователей, и это необходимо учитывать при разработке программного обеспечения системы.

Алгоритм функционирования интерфейса сводится к следующему. При выполнении команды обращения к ВУ на шине адреса МП выставляет адрес ВУ. Дешифратор дешифрирует адресный код, и соответствующим сигналом с выхода ДШ подготавливаются цепи приема данных. В следующем такте команды данные передаются из МП в адресуемый буферный регистр и управляющим сигналом ЗП. ВУ записываются в выбранный БР, после чего они становятся доступны ВУ. Взаимосвязь МП и ВУ упрощается благодаря использованию специальных интерфейсных БИС-адаптеров, обеспечивающих различные способы обмена данными.

Последовательный интерфейс

Все разновидности рассмотренных интерфейсов относятся к классу параллельных интерфейсов, когда обмен данными между МП и ВУ осуществляется параллельным кодом, который характеризуется тем, что все его разряды передаются одновременно. Например, при обмене 8-разрядным параллельным кодом одновременно по восьми линиям связи передаются все восемь разрядов цифрового кода. Если представить, что источник цифрового кода находится от контроллера технологического процесса на значительном расстоянии, то для передачи сообщения потребуется значительное количество линий связи. При значительных расстояниях стоимость линий связи и устройств согласования существенно сказывается на стоимости системы в целом.

Последовательный интерфейс позволяет сократить затраты, так как для передачи данных используется одна линия связи, по которой каждый бит цифрового кода пересылается последовательно. Для преобразования параллельного цифрового кода в последовательный используются специальные схемы, построенные на базе сдвиговых регистров, тактируемых импульсными последовательностями определенной частоты. Каждым тактовым импульсом параллельный цифровой код сдвигается на одну позицию, которая поступает на линию связи. Таким образом, параллельный цифровой код превращается в последовательность импульсов стандартных уровней. Помимо полезной информации последовательная посылка дополняется служебной информацией, позволяющей определить начало и конец передаваемых данных.

Скорость обмена через последовательный интерфейс измеряется в битах в секунду или в бодах и может изменяться от нескольких десятков до нескольких тысяч бит/с. Обмен данными с ВУ через последовательный интерфейс может осуществляться в синхронном и асинхронном режимах. Отличие этих двух режимов заключается в количестве служебной информации, сопровождающей каждую последовательную посылку данных. Формат последовательной посылки данных изображен на рис. 4.


Формат синхронного обмена
Формат асинхронного обмена

Рис. 4 - Формат синхронного (а) и асинхронного (б) обмена

В синхронном режиме (рис. 4, а) перед началом передачи данных передается один или два синхросимвола, после чего без перерыва передается последовательность данных фиксированной разрядности (обычно 5 или 8 бит).

В асинхронном режиме (рис.4, 6) перед началом передачи каждого слова данных передается стартовый бит, после которого передаются 5 или 8 бит слова данных. В конце слова данных передаются 1 разряд четности и 1 или 2 разряда останова, устанавливаемых в уровень лог. "1". Такая служебная информация сопровождает каждое слово данных, поэтому скорость передачи данных через последовательный интерфейс в асинхронном режиме существенно ниже, чем в синхронном режиме.

Интерфейс для последовательного обмена данными обычно реализуется на базе специализированных БИС. Например, БИС КР580ВВ51 - универсальный программируемый приемопередатчик УСАПП - выполняет все необходимые процедуры преобразования параллельного кода в последовательный в режиме передатчика и преобразование последовательного кода в параллельный в режиме приемника. Обмен данными между ВУ и МП осуществляется через шину данных системы. Данные от МП через шину данных поступают в УСАПП, преобразуются в последовательный код с добавлением служебной информации и передаются к ВУ через линию связи. В обратном направлении данные из ВУ через линию связи поступают на вход приемника УСАПП, преобразуются в параллельный код и с помощью управляющих сигналов через шину данных передаются в МП.

Способы обмена данными между ВУ и МП

Внешнее устройство может обмениваться данными или с аккумулятором или непосредственно с памятью системы. В первом случае для обмена используется интерфейс с раздельными шинами, во втором - интерфейс с общей шиной или в режиме прямого доступа к памяти. Скорость обмена данными существенно зависит от выбранного способа обмена. Рассмотрим подробнее используемые способы обмена данными.

Синхронный обмен данными. Наиболее простым способом обмена является синхронный способ. В этом случае предполагается, что ВУ готово к обмену в любой момент времени. Понятно, что ВУ должно работать в темпе выполнения команд микропроцессором, т.е. оно должно быть быстродействующим. Никакие сигналы подтверждения готовности ВУ к обмену данными МП не анализирует. Структура интерфейса синхронного обмена данными не отличается от структуры интерфейса на рис. 3.

В любой момент выполнения команды ввода или вывода с помощью дешифратора выбирается адрес указанного в команде порта обмена и с появлением управляющего сигнала ЧТ.ВУ (или ЗП.ВУ) осуществляется обмен данными через шину системы.

Асинхронный обмен данными. В том случае, когда темп работы ВУ ниже скорости выполнения команд микропроцессором, используется асинхронный обмен данными. Принципиальное отличие этого способа заключается в необходимости проверки микропроцессором готовности ВУ к обмену всякий раз, когда данные, необходимые для передачи, могут быть выставлены на шину данных. Другими словами, всякий раз перед выполнением команды ввода-вывода микропроцессор должен убедиться в готовности ВУ принять или выдать эти данные.

Алгоритм обмена показан на рис. 5. Для реализации алгоритма обмена ВУ снабжается специальным устройством (в виде триггерных схем), которое вырабатывает сигнал "Готов", когда предыдущий обмен данными закончен. Например, цифропечатающее устройство сформирует сигнал "Готов" только после того, как печать предыдущей информации полностью закончено. АЦП выдает сигнал "Готов" только после того, как преобразование аналоговой информации в цифровой код закончено, и т. д. В соответствии с алгоритмом, изображенным на рис. 5, микропроцессор перед началом обмена данными должен ввести в память (или в РОН) состояние ВУ. Это означает, что сигнал "Готов" на выходе ВУ по линиям связи (обычно через порт и шину данных) по инициативе МП должен быть записан специальной командой ввода в память системы. На следующем шаге с помощью логических команд определяется уровень сигнала "Готов". Если уровень сигнала соответствует готовности ВУ к обмену, то на следующем шаге специальными командами осуществляется передача данных.


Блок-схема асинхронного обмена

Рис. 5 - Блок-схема асинхронного обмена

Обмен данными по прерываниям. В практике использования микропроцессорных систем возникают ситуации, когда инициатором обмена данных выступает не микропроцессор, а само внешнее устройство. Например, в системе сбора технологической информации АЦП может обратиться к МП для обмена, когда закончено формирование цифрового кода; в случаях возникновения непредвиденных или аварийных ситуаций в объекте управления необходимо произвести корректирующие воздействия и пр. Во всех подобных случаях требуется прекратить выполнение основной программы и по инициативе внешних устройств перейти на выполнение подпрограмм прерываний. Для выполнения прерываний микропроцессор, как указывалось ранее, переводится в режим обслуживания прерывания. Схема алгоритма прерываний изображена на рис. 6.


Блок схема алгоритма обслуживания прерываний

Рис. 6 - Блок схема алгоритма обслуживания прерываний

Напомню, что переход МП в режим прерываний возможен в том случае, если специальной командой установлен триггер прерываний. Если переход в режим прерываний возможен, то после поступления запроса прерывания осуществляются инициализация источника прерывания, запись состояния МП и счетчика команд и переход на выполнение подпрограммы прерывания. После выполнения подпрограммы прерывания осуществляется восстановление стояния МП и счетчика команд и возврат к основной программе. Обычно все описанные процедуры по обслуживанию прерываний выполняются с помощью БИС контроллера прерываний, например КР580ВТ59. Схема подключения контроллера прерываний изображена на рис.7.


Организация прерываний на базе контроллера прерываний

Рис. 7 - Организация прерываний на базе контроллера прерываний

Контроллер может обслужить восемь запросов прерываний с соблюдением приоритета каждого из запросов. Перевод МП в режим прерываний осуществляется активным уровнем сигнала ЗПР (запрос прерывания) на входе МП, а переход на подпрограмму прерывания — системным сигналом ОБ.Пр (обслуживание прерывания). При активном уровне сигнала ОБ.Пр. контроллер прерываний через шину данных сообщает микропроцессору начальный адрес подпрограммы прерывания, соответствующего источнику прерывания со старшим приоритетом.

Обмен данными между ВУ и памятью. Для обмена данными между ВУ и памятью системы используется режим ПДП. Такой вид обмена чаще используется в ЭВМ в случае необходимости передачи большого массива данных с большой скоростью (например, для передачи данных между ОЗУ системы и магнитным диском). В технологических контроллерах такой вид обмена используется редко, и в основном для служебных целей (например, для вывода информации на дисплей).

Page copy protected against web site content infringement by Copyscape
Структура устройства сопряжения с объектом управления К содержанию Архитектура однокристального микропроцессора К580ВМ80А
репетитор,гдз,преподователь,учитель
Новости:




 

copyright © 2003-2017 naf-st.ru, info@naf-st.ru
При полном, либо частичном цитировании материалов сайта naf-st.ru ссылка (для интернет изданий гиперссылка) обязательна!!! Будьте взаимовежливы!

Хостинг «Джино»
Карта сайта
Поиск по сайту
Помощь
Новости
Обратная связь
Карта сайта
Поиск по сайту
Помощь
Новости
Обратная связь