naf-st.ru naf-st.ru naf-st.ru naf-st.ru
 
Поиск по сайту
 

Регистры специального назначения PIC16F8X


дипломы,диссертации,курсовые,контрольные,рефераты,отчеты  на заказ
Схема тактирования и цикл выполнения команды PIC16F8X. Организация памяти К содержанию Счетчик команд, адресация, порты ввода-вывода PIC16F8X
Page copy protected against web site content infringement by Copyscape

Регистр статуса (STATUS) содержит признаки операции (арифметические флаги) АЛУ, состояние контроллера при сбросе и биты выбора страниц для памяти данных. Назначение бит регистра приведено в табл. 1.

Таблица 1
R/W-0 R/W-0 R/W-0 R-l R-l R/W-x R/W-x R/W-x
IRP RP1 RPO /TO /PD Z DC С
Бит 7 Бит 6 Бит 5 Бит 4 Бит 3 Бит 2 Бит 1 Бит 0
Бит 7: IRP: бит выбора страницы банка данных (используется при косвенной адресации)
0 = банк 0, 1 (00h-FFh)
1 = банк 2,3 (100h-1FFh)
Бит IRP не используется в МК подгруппы PIC16F8X
Биты 6-5. RP1:RPO: биты выбора страницы банка данных (используются при прямой адресации)
00 = банк 0 (OOh-7Fh)
01 =банк 1 (80h-FFh)
10 = банк 2(100h-17Fh)
11 = банк З(180h- IFFh)
В МК подгруппы PIC16F8X используется только бит RP0
Бит 4: /Т0: бит срабатывания сторожевого таймера
1 = после включения питания, а также командами CLRWDT и SLEEP
0 = по завершении выдержки сторожевого таймера
Бит 3: /PD: бит снижения потребляемой мощности
1 = после включения питания, а также командой CLRWDT
0 = по команде SLEEP
Бит 2: Z: бит нулевого результата
1 = результат арифметической или логической операции нулевой
0 = результат арифметической или логической операции ненулевой
Бит 1: DC: бит десятичного переноса/заема (для команд ADDWF и ADDLW)
1 = имеет место перенос из 4-го разряда
0 = нет переноса из 4-го разряда
Бит 0: С: бит переноса/заема (для команд ADDWF и ADDLW)
1 = имеет место перенос из самого старшего разряда
0 = нет переноса из самого старшего разряда
Примечание: вычитание осуществляется путем прибавления дополнительного кода второго операнда. При выполнении команд сдвига этот бит загружается из младшего или старшего разряда сдвигаемого источника.

Здесь и далее:

  • R - читаемый бит;
  • W - записываемый бит;
  • S - устанавливаемый бит;
  • U - неиспользуемый бит (читается как "0");
  • -n = 0 или 1 - значение бита после сброса.

Регистр статуса доступен для любой команды так же, как любой другой регистр. Однако если регистр STATUS является регистром назначения для команды, влияющей на биты Z, DC или С, то запись в эти три бита запрещается. Кроме того, биты /ТО и /PD устанавливаются аппаратно и не могут быть записаны в статус программно. Это следует иметь в виду при выполнении команды с использованием регистра статуса Например, команда CLRF STATUS обнулит все биты, кроме битов /ТО и /PD, а затем установит бит Z=l. После выполнения этой команды регистр статуса может и не иметь нулевого значения (из-за битов /ТО и /PD) STATUS=000uuluu, где u - неизменяемое состояние Поэтому рекомендуется для изменения регистра статуса использовать только команды битовой установки BCF, BSF, MOVWF, которые не изменяют остальные биты статуса

Регистр конфигурации (OPTION) является доступным по чтению и записи регистром, который содержит управляющие биты для конфигурации предварительного делителя (пределителя), внешних прерываний, таймера, а также резисторов "pull-up" на выводах PORTB. Назначение бит регистра приведено в табл. 2.

Таблица 2
R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1
/RBPU INTEDG TOCS TOSE PSA PS2 PS1 PS0
Бит 7 Бит 6 Бит 5 Бит 4 Бит 3 Бит 2 Бит 1 Бит 0
Бит 7: /RBPU: бит установки резисторов «pull-up» на выводах PORTB
0 = резисторы «pull-up» подключены
1 = резисторы «pull-up» отключен
Бит 6: INTEDG: бит выбора перехода сигнала прерывания
0 = прерывание по спаду сигнала на выводе RBO/INT
 = 1 = прерывание по фронту сигнала на выводе RBO/INT
Бит 5: TOCS: бит выбора источника сигнала таймера TMRO
0 = внутренний тактовый сигнал (CLKOUT)
1 = переход на выводе RA4/TOCKI
Бит 4: TOSE: бит выбора перехода источника сигнала для TMRO
0 = приращение по фронту сигнала на выводе RA4/TOCKI
1 = приращение по спаду сигнала на выводе RA4/TOCKI
Бит 3: PSA: бит назначения пределителя
0 = пределитель подключен к TMRO
1 = пределитель подключен к сторожевому таймеру WDT
Биты 2-0: PS2:PSO: биты выбора коэффициента деления пределителя
Значения бит Скорость TMRO Скорость WDT
000 :2 1:1
001 :4 1:2
010 :8 1:4
011 :16 1:8
100 :32 1:16
101 :64 1:32
110 :128 1:64
111 :256 1:128

В том случае, когда пределитель обслуживает сторожевой таймер WDT, таймеру TMRO назначается коэффициент предварительного деления 1:1.

Регистр условий прерывания (INTCON) является доступным по чтению И записи регистром, который содержит биты доступа для всех источников прерываний. Назначение бит регистра приведено в табл. 3.

Таблица 3
R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-x
GIE EEIE TOIE INTE RBIE TOIF INTF RBIF
Бит 7 Бит 6 Бит 5 Бит 4 Бит 3 Бит 2 Бит 1 Бит 0
Бит 7: GIE: бит разрешения всех прерываний
0 = запрещены все прерывания
1 = разрешены все незамаскированные прерывания
Бит 6: EEIE: бит разрешения прерывания записи в EEPROM
0 = запрещены прерывания записи в EEPROM
1 = разрешены прерывания записи в EEPROM
Бит 5: TOIE: бит разрешения прерывания по переполнению TMRO
0 = запрещены прерывания от TMRO
1 = разрешены прерывания от TMRO
Бит 4: INTE: бит разрешения прерываний по входу RBO/INT
0 = запрещены прерывания по входу RBO/INT
1 = разрешены прерывания по входу RBO/INT
Бит 3: RBIE: бит разрешения прерываний по изменению PORTB
0 = запрещены прерывания по изменению PORTB
1 = разрешены прерывания по изменению PORTB
Бит 2: TOIF: бит запроса прерывания по переполнению TMRO
0 = прерывание по переполнению TMRO отсутствует
1 = прерывание по переполнению TMRO имеет место
Бит 1: INTF: бит запроса прерывания по входу RBO/INT
0 = прерывание по входу RBO/INT отсутствует
1 = прерывание по входу RBO/INT имеет место
Бит 0: RBTF: бит запроса прерывания по изменению PORTB
0 = ни на одном из входов RB7:RB4 состояние не изменилось
1 = хотя бы на одном из входов RB7:RB4 изменилось состояние

Бит разрешения всех прерываний G IE сбрасывается автоматически при следующих обстоятельствах:

  • по включению питания;
  • по внешнему сигналу /MCLR при нормальной работе;
  • по внешнему сигналу /MCLR в режиме SLEEP;
  • по окончанию задержки таймера WDT при нормальной работе;
  • по окончанию задержки таймера WDT в режиме SLEEP.

Прерывание INT может вывести процессор из режима SLEEP, если перед входом в этот режим бит INTE был установлен в единицу. Состояние бита GIE также определяет: будет ли процессор переходить на подпрограмму прерывания после выхода из режима SLEEP.

Сброс битов - запросов прерываний - должен осуществляться соответствующей программой обработки.

Page copy protected against web site content infringement by Copyscape
Схема тактирования и цикл выполнения команды PIC16F8X. Организация памяти К содержанию Счетчик команд, адресация, порты ввода-вывода PIC16F8X
репетитор,гдз,преподователь,учитель
Новости:




 

Error. Page cannot be displayed. Please contact your service provider for more details. (4)


copyright © 2003-2017 naf-st.ru, info@naf-st.ru
При полном, либо частичном цитировании материалов сайта naf-st.ru ссылка (для интернет изданий гиперссылка) обязательна!!! Будьте взаимовежливы!

Хостинг «Джино»
Карта сайта
Поиск по сайту
Помощь
Новости
Обратная связь
Карта сайта
Поиск по сайту
Помощь
Новости
Обратная связь